Národní úložiště šedé literatury Nalezeno 8 záznamů.  Hledání trvalo 0.01 vteřin. 
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
Hardwarově akcelerované zařízení pro ochranu před DoS útoky
Kuka, Mário ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Táto práca sa zaoberá vývojom firmvéru pre hardvérovo akcelerované zariadenie pre ochranu pred amplifikačnými (D)DoS útokmi. V dnešnej dobe sú útoky typu (D)DoS veľmi rozšírené a zapríčiňujú nemalé finančné škody. Cieľom práce je preto vytvoriť cenovo dostupné a ľahko nasaditeľné centralizované zariadenie zamerané na problematiku amplifikačných (D)DoS útokov. K dosiahnutiu tohto cieľu využíva zariadenie hardvérový akcelerátor, ktorý umožňuje spracovávať vysoké dátové prenosy prostredníctvom jedného, bežne dostupného serveru. Návrh a implementácia firmvéru je uskutočnená s ohľadom na použitie zariadenia v sieťach s rýchlosťami 100 Gbps. Celý systém prešiel funkčnou verifikáciou a v rámci laboratórneho testovania bola overená jeho reálna priepustnosť. Vytvorené zariadenie bolo už v dobe písania bakalárskej práce experimentálne nasadené v sieťovej infraštruktúre CESNET a testované sieťovými administrátormi. Na základe spätnej väzby bude na vytvorenom zariadený pokračovať ďalší vývoj v spolupráci združenia CESNET, ktorý bude zameraný na rozširovanie detekcie o ďalšie typy útokov.
Systém pro ochranu před DoS útoky
Šiška, Pavel ; Wrona, Jan (oponent) ; Kučera, Jan (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací softwarové části systému pro ochranu před DoS útoky. Útoky typu Denial of Service jsou v dnešní době velmi rozšířené a jejich úspěšné provedení může způsobit nemalé finanční škody provozovatelům služeb i poskytovatelům připojení. Hlavním cílem této práce bylo vytvoření softwaru, zaměřeného na vysokou datovou propustnost, který poskytne účinnou ochranu proti těmto útokům, a který umožní nasazení v sítích o rychlosti až 100 Gbps. Klíčovou částí celého systému, vyvíjeného ve spolupráci se sdružení CESNET, je hardwarově akcelerovaná síťová karta, která zpracovává přijímaná síťová data na plné rychlosti linky a realizuje operace určené softwarovou částí. Úkolem softwaru je přitom periodické vyhodnocování získaných informací o síťovém provozu a řízení činnosti hardwarového akcelerátoru. V rámci práce byl proveden detailní návrh softwarové části systému a jeho implementace. Dosažené vlastnosti vytvořené implementace byly následně ověřeny v rámci laboratorního testování. Takto vytvořený systém byl přitom již v době psaní bakalářské práce pilotně nasazen v síťové infrastruktuře akademické sítě CESNET.
Systém pro ochranu před DoS útoky
Šiška, Pavel ; Wrona, Jan (oponent) ; Kučera, Jan (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací softwarové části systému pro ochranu před DoS útoky. Útoky typu Denial of Service jsou v dnešní době velmi rozšířené a jejich úspěšné provedení může způsobit nemalé finanční škody provozovatelům služeb i poskytovatelům připojení. Hlavním cílem této práce bylo vytvoření softwaru, zaměřeného na vysokou datovou propustnost, který poskytne účinnou ochranu proti těmto útokům, a který umožní nasazení v sítích o rychlosti až 100 Gbps. Klíčovou částí celého systému, vyvíjeného ve spolupráci se sdružení CESNET, je hardwarově akcelerovaná síťová karta, která zpracovává přijímaná síťová data na plné rychlosti linky a realizuje operace určené softwarovou částí. Úkolem softwaru je přitom periodické vyhodnocování získaných informací o síťovém provozu a řízení činnosti hardwarového akcelerátoru. V rámci práce byl proveden detailní návrh softwarové části systému a jeho implementace. Dosažené vlastnosti vytvořené implementace byly následně ověřeny v rámci laboratorního testování. Takto vytvořený systém byl přitom již v době psaní bakalářské práce pilotně nasazen v síťové infrastruktuře akademické sítě CESNET.
Hardwarově akcelerované zařízení pro ochranu před DoS útoky
Kuka, Mário ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Táto práca sa zaoberá vývojom firmvéru pre hardvérovo akcelerované zariadenie pre ochranu pred amplifikačnými (D)DoS útokmi. V dnešnej dobe sú útoky typu (D)DoS veľmi rozšírené a zapríčiňujú nemalé finančné škody. Cieľom práce je preto vytvoriť cenovo dostupné a ľahko nasaditeľné centralizované zariadenie zamerané na problematiku amplifikačných (D)DoS útokov. K dosiahnutiu tohto cieľu využíva zariadenie hardvérový akcelerátor, ktorý umožňuje spracovávať vysoké dátové prenosy prostredníctvom jedného, bežne dostupného serveru. Návrh a implementácia firmvéru je uskutočnená s ohľadom na použitie zariadenia v sieťach s rýchlosťami 100 Gbps. Celý systém prešiel funkčnou verifikáciou a v rámci laboratórneho testovania bola overená jeho reálna priepustnosť. Vytvorené zariadenie bolo už v dobe písania bakalárskej práce experimentálne nasadené v sieťovej infraštruktúre CESNET a testované sieťovými administrátormi. Na základe spätnej väzby bude na vytvorenom zariadený pokračovať ďalší vývoj v spolupráci združenia CESNET, ktorý bude zameraný na rozširovanie detekcie o ďalšie typy útokov.
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.